Fundamentals of Computer Architecture and Design [2nd ed.]

Preface......Page 3
Contents......Page 6
Logic Gates......Page 8
Boolean Algebra......Page 14
Designing Combinational Logic Circuits Using Truth Tables......Page 16
Combinational Logic Minimization—Karnaugh Maps......Page 19
Basic Logic Blocks......Page 25
Combinational Mega Cells......Page 34
D Latch......Page 68
Timing Methodology Using D Latches......Page 70
t......Page 71
Timing Methodology Using D Flip-Flops......Page 72
Timing Violations......Page 73
Register......Page 78
Shift Register......Page 80
Counter......Page 81
Moore Machine......Page 82
Mealy Machine......Page 86
Controller Design: Moore Versus Counter-Decoder Scheme......Page 89
Memory......Page 93
A Design Example Using Sequential Logic and Memory......Page 96
S-R Latch......Page 108
Fundamental-Mode Asynchronous Logic Circuits......Page 109
Asynchronous Timing Methodology......Page 117
Parallel Bus Architectures......Page 126
Basic Write Transfer......Page 131
Basic Read Transfer......Page 133
Bus Master Status Change......Page 134
Bus Master Handshake......Page 136
Arbiter......Page 137
Bus Master Handover......Page 140
Serial Buses......Page 141
Memory Circuits & Systems......Page 158
Static Random Access Memory......Page 159
Synchronous Dynamic Random Access Memory......Page 167
Electrically-Erasable-Programmable-Read-Only-Memory......Page 188
Flash Memory......Page 196
Serial Flash Memory......Page 236
Review Questions......Page 248
References......Page 257
Fixed-Point Unit......Page 258
Stack Pointer and Subroutines......Page 291
Fixed-Point Design Examples......Page 301
Fixed-Point Hazards......Page 310
Floating-Point Unit......Page 324
Increasing Program Execution Efficiency......Page 357
Multi-core Architectures and Parallelism......Page 376
Caches......Page 404
Appendix: Iterative Fixed-Point Multiplication......Page 433
Overall System Architecture......Page 446
Direct Memory Access Controller......Page 447
Interrupt Controller......Page 455
Serial Transmitter Receiver Interface......Page 472
Timers......Page 479
Display Adaptor......Page 487
Data Converters......Page 496
Digital-to-Analog Converter (DAC)......Page 507
Field-Programmable-Gate Array......Page 524
Data-Driven Processors......Page 542
Intro to Verilog......Page 557
A.3 Time Directives for Compiler......Page 563
A.4 Parameters......Page 564
A.5 Basics of Structural Verilog Modeling......Page 565
A.6 Behavioral Modeling......Page 567
A.7 Arithmetic and Logical Operators in Verilog......Page 569
A.8 Conditional Statement......Page 570
A.9 Case Statement......Page 572
A.10 Looping Statements......Page 574
A.12 Mealy Machine......Page 575
A.13 Moore Machine......Page 579
A.15 Wire Assignment......Page 584
A.16 Conditional Operator......Page 585
A.17 Memory Declaration......Page 586
A.18 Memory Addressing......Page 587
A.19 Memory Modeling......Page 588
A.20 Few Words on Functional Verification......Page 591
Index......Page 593